【大咖观点】包云岗：RISC-V 产业大会参会感想
共创开源芯片新未来，2025 RISC-V产业发展大会暨RDSA国际论坛在珠海盛大开幕
一、盛会
2025 年度 RISC-V 产业大会在珠海/澳门召开，大约 1000 位来自各界的专家参加了本次盛会。工信部熊继军副部长出席并致辞，表达了国家部委对 RISC-V 的高度重视，而世界各地对 RISC-V 的热情也似乎并未受当前略显动荡的国际形势所影响——来自欧洲、加拿大、巴西等地区的数十位国外专家，不远万里来到珠海出席会议；RISC-V 国际协会理事会主席 Lu Dai 和首席执行官 Andrea Gallo 则分别做了视频致辞与视频报告。
从 2025 年初的 RISC-V 生态大会，到 2025 年夏的 RISC-V 中国峰会，再到 2025 年底的 RISC-V 产业大会，作为三场盛会的亲历者，我直接感受到了 RISC-V 在中国不断攀高的热度。
二、RISC-V 之难
当盛会落下帷幕，我在平日里和数百位投身于 RISC-V 的各界人士交流，则经常感受到另一种氛围——难！
若用一句话总结 RISC-V 之难，那就是“企业难挣到钱”。这其实并不是中国 RISC-V 企业面临的难题，而是全世界 RISC-V 企业都面临的共同难题。近年来，全球涌现出一批 RISC-V 初创公司，但迄今几乎都处于亏损状态，只能靠不断融资维持生存，其中不乏明星企业，例如“硅仙人”Jim Keller 的 Tenstorrent、加州大学伯克利分校团队创办的 SiFive 等。
当然，“难”挣到钱并不代表挣不到钱。事实上，已经有一大批企业是 RISC-V 的受益者。分析总结这些企业的特点，几乎无一例外，都是将 RISC-V 作为微控制器（MCU）来替代 ARM M 系列处理器核，用于各种嵌入式场景。这些企业采用 RISC-V，或是节省了数以亿计的 ARM 授权费，或是打造出更有竞争力的产品。
例如，英伟达在 2024 年的 RISC-V 北美峰会上宣布每年在其 AI 芯片产品中使用超过 10 亿颗 RISC-V 核，西部数据也在 2021 年公布每年使用的 RISC-V 核超过 10 亿颗。在国内，中科蓝讯也曾公布在其蓝牙耳机芯片中每年超过 10 亿颗 RISC-V 核，华为小海思的各类穿戴式、嵌入式产品中也是大量使用 RISC-V 核。据咨询机构 Semico Research 测算，截止 2024 年底全球 RISC-V 核的累积使用量已达 500 亿颗——地球上人均 6 颗。
嵌入式场景下 500 亿颗处理器核的广泛应用，仍不足以支撑起 RISC-V 作为一个新生态的发展期望。RISC-V 生态要发展成为主流，必须实现高性能芯片与基础软件的突破。然而，当前“RISC-V 之难”正是这批投身高性能 RISC-V 的企业难挣到钱。
如何让高性能 RISC-V 企业挣到钱？这是 RISC-V 生态破局的关键所在。一直以来，我们始终秉持一个观点：如果沿用 Intel 或者 ARM 模式，那 RISC-V 很难做出比 x86、ARM 更有竞争力的产品。一定要充分发挥 RISC-V 的开放性和可定制化两大优势，走出一些不同的模式、不同的道路，这才有机会。
三、RISC-V 生态难点分析
如何充分发挥 RISC-V 的开放性和可定制化两大优势？关键在于必须实现高性能 RISC-V 芯片与基础软件的突破，并确保从事相关产品研发的企业能够获得商业回报。但现实挑战在于，高性能 RISC-V 产品的研发突破与市场推广并非易事，其具体难点究竟体现在哪些方面？我们可以从以下 “一硬一软” 两个案例中窥见一斑。
（一）“香山”高性能处理器核的投入分析
在处理器芯片领域，研发投入与处理器性能之间的关系并非线性。若一款处理器 A 的性能是另一款处理器 B 的 2 倍，那么 A 所需的研发投入会远大于 B 的 2 倍。以“香山”高性能处理器核 IP 为例：
● 第一代“香山·雁栖湖”性能为 7分/GHz（基于 SPEC CPU 2006 评测），研发人力投入约为 500 人月；
● 第二代“香山·南湖”性能为 10分/GHz，研发人力投入约为 1000 人月；
● 第三代“香山·昆明湖”性能达 15分/GHz，研发人力总投入超过 4000 人月（计入合作企业联合开发投入人力）。
可见，“香山·昆明湖”的性能虽是“香山·雁栖湖”的 2 倍，但研发人力投入却达到了 “雁栖湖”的 8 倍，形成一种极为恐怖的“投入指数级增长”效应。
这种效应主要有两方面原因：一是高性能需求导致模块设计复杂度大幅提升（图1），香山的 Chisel 源代码从第一代雁栖湖的 5 万行增长到第三代昆明湖的 19 万行（加上设计阶段的测试代码更是高达 26 万行）；二是产品级交付导致大量验证投入，仅新开发的测试用例 SystemVerilog 代码就达 37 万行（图2）。
事实上，研发一款达到产品级交付质量的高性能处理器核 IP 很难一步到位，而是需要耗时 3 — 5 年进行多轮迭代优化，需要数千人、数亿元投入。
以上还只是处理器核 IP 的投入，一款高性能 SoC 芯片通常包含几十个不同功能的 IP。随着 IP 数量的增长，同样也会遭遇投入指数级增长效应，这对于任何一个 RISC-V 芯片初创企业来说都是巨大的成本。
因此，对于一家 RISC-V 企业，若未能融到足够资金确保存活 5 年以上，就很难推出可规模量产、具有市场竞争力的高性能 RISC-V 芯片产品。那么，RISC-V 企业又该如何说服投资人愿意出资呢？
我们相信，积极拥抱开源的 RISC-V 企业将会更有竞争力——因为“香山”这样的开源 IP 可以帮助企业结构性降低成本，而开源模式也让“香山”可以汇聚多家企业力量联合开发，提高资源效率。
（二）WPS 适配鸿蒙的投入分析
有一家 RISC-V 企业开发了一款面向终端场景的 RISC-V 芯片，性能达到 ARM A72 级别，并推出了安装该款芯片的终端设备。在中国科学院软件所和众多开源社区的大力支持下，解决了一系列操作系统、编译器、函数库、软件包等基础软件的适配问题，终于成功实现了在该 RISC-V 终端设备上较流畅地运行开源鸿蒙操作系统。
在市场推广过程中，有用户提出要运行国产软件 WPS。这让 RISC-V 芯片企业感到无能为力，因为 WPS 包含约 4000 万行 C++ 代码，要将其迁移至 RISC-V 终端设备上，工作量巨大——具体可参考《鸿蒙开物》一书中提到的一个案例：
2023 年 9 月，金山公司在华为 10 多位资深驻场工程师的支持下，组建了一支 30 多人的团队，全力攻关将 WPS 移植到鸿蒙操作系统。攻关任务启动后，仅仅是重新编译 4000 万行代码就耗时近一个月（图3），投入近 50人/月（算上华为驻场工程师）。如果按 5万元/人/月估算成本，仅重新编译这一项任务就投入了超过 250 万元。此后，攻关团队继续夜以继日地调试 bug，终于在 2023 年 12 月底实现了第一个可正常运行的、最原始的 WPS 预览版，转而进入到优化阶段。粗略估计，针对 WPS 适配鸿蒙操作系统这一攻关任务，金山与华为累计投入了近千万元。
如今，用户希望在 RISC-V 终端设备上运行 WPS，那么这笔投入又由谁来承担？从纯市场逻辑出发，金山肯定没有意愿，因为 RISC-V 终端设备规模还未上量，这笔投入短期内尚看不到收益。
然而，在没有金山支持的情况下，RISC-V 芯片公司即使愿意出资，也不可能获得 4000 万行 WPS 源代码，只能通过二进制翻译技术来勉强实现 WPS 与 RISC-V 芯片的适配，但这必然会造成相当程度的性能损耗。
四、探索不同的道路
以上两个案例，揭示了高性能 RISC-V 芯片与软件的研发之难。这也佐证了我们的观点：一定要走出和传统 ARM 不同的模式，才有机会做出更有竞争力的产品，才有机会构建出 RISC-V 新生态。
硬件侧，我们选择了开源芯片这条道路（图4），希望能为 RISC-V 生态建设开辟出一条不同于传统 x86 和 ARM 的新路径。
软件侧，我们认为：一方面，要通过 AI 辅助的迁移技术和增强版二进制翻译来数量级降低适配成本；另一方面，要积极打造面向新兴应用场景的新软件栈，比如支持 AI 智能体的原生软件栈。
未来，如何进一步释放 RISC-V 的开放性与可定制化潜力，仍需行业各方持续探索与协同发力。唯有突破传统路径依赖，才能推动 RISC-V 生态真正走向主流，实现产业价值与商业回报的双赢，更需要全行业协同发力、持续探索，共同推动产业实现从规模到价值的跨越。
